Cortex-M0+内核Kinetis L系列的低功耗机制初探

发布来源：发布时间：2018/03/29点击量：1875

Cortex-M0+内核Kinetis L系列的低功耗机制初探

韩培荣

（苏州大学计算机科学与技术学院，江苏苏州 215000）

摘要：从软、硬件功耗模型和软、硬件功耗因子的优化等角度入手，对Cortex-M0+内核Kinetis L系列的低功耗机制进行分析，可以对微控制器在不同功耗模式下的对应时钟模式的确定提供保障，也可以为微控制器在不同功耗模式下的功耗终端策略的制订提供理论支持。主要从功耗因素模型的研究分析入手，对Cortex-M0+内核Kinetis L系列的低功耗机制进行了分析。

关键词：Cortex-M0+内核；功耗模型；硬件功耗因子；软件功耗因子

中图分类号：TP368.1 文献标识码：A DOI：10.15913/j.cnki.kjycx.2018.06.077

基于ARM Cortex-M0+处理器的Kinetis L系列微控设备在基于ARM的嵌入式处理器领域具有着较为明显的优势。产品制造过程中所使用的低漏电技术和90 nm薄膜存储工艺技术可以让能效设计摆脱8位MCU及16位MCU的限制。与之相关的低能耗机制分析，可以为相关应用产品的研发提供一定的技术支持。

1 功耗因素模型的研究分析

1.1 硬件功耗模型分析

从CMOS主流制程工艺的现状来看，其在硬件领域的功耗主要可以分为动态功耗和静态功耗两种形式。在工艺尺寸不断缩小的情况下，低功耗设计的主要影响因素为晶体管的静态功耗。一般而言，动态功率消耗主要产生于逻辑门状态的切换阶段。与门级相关的晶体管的内部电容充电以后的功耗大小与时钟频率和信号翻转频率等因素之间存在着较为密切的联系。为优化硬件的动态功耗，人们可以采用降低时钟频率的方式控制功耗，时钟门控技术的应用，可以在控制电路活动次数的基础上，发挥出优化动态功耗的作用。

在静态功耗的优化过程中，人们可以将低开关阈值晶体管应用于关键时序路径之中，高开关阈值的晶体管的多阈值技术可以在一些非关键路径中得到应用。门控电源技术的应用，也可以发挥出降低芯片漏电流和静态功效的作用。

1.2 软件功耗模型分析

软件优化也是降低系统功耗的有效方式。受不同架构所支持的指令集的差异性的影响，软件功耗因子优化方式在实际应用过程中存在着适用性受限的问题。对于微型控制设备而言，任何一种指令都具有着一定的功耗，指令执行阶段的每一种操作都可以起到激活控制器中某系硬件部件的作用。除了高效化的超长指令以外，代码融合技术和合适的编译方法的应用，也可以发挥出减少存储系统访问频率的作用。状态机状态的便拿方法的合理运用，也可以在减少电路在状态切换时的翻转次数的方式，降低程序软件的执行功耗。

2 低功耗机制分析

基于Cortex-M0+内核处理器的微控制器在家用电器、便携式医疗系统、智能电表系统和照明系统等领域发挥着重要的作用。以Cortex-M0+内核Kinetis L系列微处理器为例，这一设备制造过程中所应用的低漏电技术和90 nm薄膜存储工艺技术可以让微处理器的能效设计摆脱8位或16位MCU的限制。从ARM Cortex-M0+技术的发展现状看，ARM Cortex-M0+处理具有着将上一代ARM Cortex-M0技术升级为真正的8位替代产品的能力，单周期访问I/O和关键外设的能力、优化程序内存访问的能力和为微跟踪缓冲器提供低成本跟踪解决方案的能力是新一代ARM Cortex-M0+处理器所具有的主要能力。从相关微控制器的性能参数来看，这一设备在运行功耗比、EEMBC标准和CoreMark数据等多个方面均表现出了低功耗策略。

2.1 硬件功耗因子的优化

对于Cortex-M0+内核处理器而言，与之相关的硬件功耗因子与低功耗制程工艺、灵活电源模式和时钟模式之间存在着较为密切的联系。与Cortex-M0+内核芯片有关的电源管理工具包含了电源门控、保持寄存器、隔离单元和电平转换设备等多种设备。PMK技术与基于低功耗架构的通用I/O的应用，可以让软件编程具有实现多种输入类型的能力。为实现整个控制器的低功耗设计，相关人员也需要对地池低功耗特性的外设模块组件的作用进行充分关注。

在灵活电源模式和时钟模式方面，Cortex-M0+内核Kinetis L系列可以在Sleep模式、Deep模式的基础上，扩展8种低功耗模式，比如RUN模式、WLPR模式、WAIT模式和VLPW模式。在数字系统领域，时钟系统发挥着整个系统的中枢神经的作用。Kinetis L系列中所应用的时钟系统或门控时钟系统具有着灵活可配的特点。在实际应用领域，人们可以通过软件配置时钟模式的应用，对不同的时钟源和时钟频率进行选择。

2.2 软件功耗因子的优化

本文中所论述的Cortex-M0+内核Kinetis L系列微控设备为飞思卡尔推出的K125型设备。这一设备中所使用的Cortex-M0+为ARM Cortex-M3/M4指令集的主要组成部分。它与Cortex-M0之间具有着较为良好的兼容性。Kinetis L系列与Kinetis K系列之间也具有着支持特性相同的特点。在入门及应用升级至Kinetis 32位以后，人们需要借助具有紧密集成特点的支持资源，对新的系统资源进行应用。相比于传统的8位指令集或16位指令集，与Kinetis 32位有关的Thumb指令集可以借助Thumb-2技术的特性，解决Thumb指令不支持以SIMD功能为代表的特殊功能的问题。在代码密度和性能方面，Kinetis L系列微控设备可以借助根底的处理器主频降低系统的整体功耗。二级流水线设计体系的建构，可以在发挥出减少存储器访问频率的作用的基础上，降低系统的功耗。以K125型Kinetis L设备为例，这一系统中的二级流水线架构为冯诺依曼结构与哈佛结构相结合的产物。这一设备在实际应用过程中可以在降阴影分支的基础上，降低存储器的访问频率。

3 结论

微控制器实现低功耗的技术要点与软硬件功耗模型之间存在着一定的联系。在不同功耗等级模式下，人们可以从时钟模式关系和电源模式等方面入手，实现微处理器设备的能耗的降低。

参考文献：

［1］沈忱，王宜怀，李成金，等.Cortex-M0+内核Kinetis L系列的低功耗机制分析［J］.单片机与嵌入式系统应用，2014，14（03）：9-12.

［2］［出版者不详］.TKScope嵌入式仿真开发平台讲座（46）TKScope最新组件支持最新Cortex-M0+内核的在线仿真和编程［J］.单片机与嵌入式系统应用，2012，12（12）：84-85.

〔编辑：张思楠〕

————————
本文已公开发表在《科技与创新》杂志2018年第6期

浏览次数38824

技术支持：优诚互联